FPGA/CPLD流程

Questa

高端HDL语言验证环境,广泛用于复杂的FPGA与ASIC原型设计,对Verilog, SystemVerilog, VHDL, SystemC, SVA, UPF及UVM提供了完整的支持。同时具备测试代码覆盖率分析、验证过程管理等强大的调试功能。

ModelSim

ModelSim是业界公认的具备强大的仿真性能与调试能力的HDL设计验证环境,它支持UNIX、Linux和Windows等操作系统,并可以保证设计数据的相对独立性。